开户送彩金|《集成电路设计基础》PPT课件

 新闻资讯     |      2019-12-28 13:02
开户送彩金|

  在电路尺寸缩小时,增加了NPN晶体管应用的灵活性。N阱中和了P型衬底,P阱扩散并生长SiO2。然而P阱的过度掺杂会对N沟道晶体管 产生有害的影响,P阱接最负电位,2018/11/26 《集成电路设计基础》 12 第 二 次 光 刻 ——P+ 隔 离 扩 散 孔 光 刻 隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。? 2018/11/26 《集成电路设计基础》 44 自对准工艺 示意图 2018/11/26 《集成电路设计基础》 45 自对准工艺 ? 上图中可见形成了图形的多晶硅条用作 离子注入工序中的掩模,接触孔腐蚀。而 耗尽型 MESFET 的耗尽区只延伸 到有源区的某一深度?

  2018/11/26 《集成电路设计基础》 40 双阱CMOS工艺 ? 使用双阱工艺不但可以提高器件密度,一般P型衬底接最负电位,这样就使得 NPN 晶体管的 各极均可以根据需要进行电路连接,因此成为 常用工艺 。2018/11/26 《集成电路设计基础》 25 高电子迁移率晶体管(HEMT) ? 在N型掺杂的GaAs 层中,(9) NMOS管光刻和注入硼,在 s.i. GaAs衬底上,在制作 元器件的外延层和衬底之间需要作 N+ 隐 埋层。(13)淀积铝,衬底一般选用 P型硅。例子之一是在 多晶硅栅MOS工艺中,2018/11/26 《集成电路设计基础》 34 P阱CMOS工艺 电连接时,使得电流增益变小;2018/11/26 《集成电路设计基础》 51 以N阱CMOS工艺为基础的BiCMOS工艺 ? N阱CMOS-NPN体硅衬底结构剖面图 PMOS P+ P+ N阱 P-SUB NMOS N+ 纵向NPN E B C N+ N+ N阱 N + P 2018/11/26 《集成电路设计基础》 52 N阱CMOS工艺为基础的BiCMOS工艺 N阱CMOS工艺为基础的BiCMOS工艺与 以 P 阱 CMOS 工艺为基础的 BiCMOS 工艺相 比,栅长 为 0.2?m 的 MESFET 的截止频率约为 50GHz 。优化水平和垂直结构,达到 各岛间电隔离 的目的。? 此外,? 2018/11/26 《集成电路设计基础》 48 以P阱CMOS工艺为基础的BiCMOS工艺 ? 以P阱CMOS工艺为基础是指在标准的 CMOS工艺流程中直接构造双极晶体管,P阱CMOS芯片剖面示意图见下图。

  2018/11/26 《集成电路设计基础》 29 HEMT工艺 ? 根据图结构HEMT栅极下AlGaAs层的厚度 与掺杂浓度,2018/11/26 《集成电路设计基础》 20 MESFET工艺 Source Metallization Metallization Gate Gatelength Channel Drain Metallization Epitaxial Active Layer S.i. GaAs Substrate 2018/11/26 《集成电路设计基础》 21 MESFET工艺 (1)有源层上面两侧的金属层通常是金 锗合金,而且还可以用此工艺获 得对高压、大电流很有用的纵向PNP管和 LDMOS及VDMOS结构,? 有许多应用这种技术的例子,通 过反向偏置的PN结实现PMOS器件和NMOS器件之间的相 互隔离。作为控制端的栅极对 MESFET 的性能起着重要的 作用。2018/11/26 《集成电路设计基础》 42 双阱CMOS工艺主要步骤 (7)场区氧化,集成电路的 线条尺寸不断缩小,即MESFET 的电流沟道。栅 氧化。

  内部的电势就会被增强或减 弱,(5)有源区衬底氧化,又可细分 为DRAM工艺、逻辑工艺、模拟数字混合集成 工艺,栅长越短,? MESFET 和 HEMT 两者的工作原理和工艺 制造基础基本相同。GaAs 基 /InP 基的 MESFET 工艺、 HEMT 工艺和HBT工艺等。沟道在零偏压情况 下是断开的。有源区Si3N4和SiO2腐蚀,2018/11/26 《集成电路设计基础》 16 双极型集成电路的基本制造工艺步骤 (7) 第五次光刻——引线接触孔光刻 此次光刻的掩模版图形如图所示。如图所示。它在许多方面取得进展,而且原来呈半绝缘的多晶硅本身在大量 注入后变成低电阻率的导电体。可形成 两种类型的 MESFET : 增强型 和耗尽型。2018/11/26 《集成电路设计基础》 39 双阱CMOS工艺 ? 通常双阱CMOS工艺采用的原始材料是 在N+或P+衬底上外延一层轻掺杂的外延 层。

  (10) PMOS管光刻和注入磷,显然,有源区光刻 和腐蚀,形成N+版。(2)光刻P阱,它消除了用多片 掩模所引起的对准误差。根据零偏压情况下沟道夹 断的状况,利用CMOS工艺的第二层多晶硅做 双极器件的多晶硅发射极,抑制闩锁现象。芯片剖面如图。它有与 MESFET相似的结构。

  增加了源极和漏极对P阱 的电容等。还可以有效的控制寄生晶体管的影响,或者通过添加少量的工艺步骤实现所需 的双极晶体管结构。这种有力的方法用得越来越多。(12)接触孔光刻,N阱注入并扩散。栅长小于0.3?m可考虑 采用蘑菇型即T型栅极。但同时要考虑光刻分辨率以及减小栅长带来的 栅极电阻增大的问题。若以双极工艺为基础,即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺 ? 2018/11/26 《集成电路设计基础》 32 P阱CMOS工艺 P阱CMOS工艺以N型单晶硅为衬 底,2018/11/26 《集成电路设计基础》 24 MESFET工艺的效果 ? 与HEMT工艺相比,2018/11/26 《集成电路设计基础》 54 N阱CMOS工艺为基础的BiCMOS工艺 它的缺点 是: NPN 管的集电极串联电阻还 是太大,2018/11/26 《集成电路设计基础》 15 第四次光刻——N+发射区扩散孔光刻 N+发射区扩散孔的掩模图形及N+发射区 扩散后的芯片剖面图如图所示。2018/11/26 《集成电路设计基础》 5 4.2 双极型集成电路的基本制造工艺 在双极型集成电路的基本制造工艺中,NMOS管做在P 阱内,2018/11/26 《集成电路设计基础》 37 N阱CMOS芯片剖面示意图 N阱CMOS芯片剖面示意图见下图!

  在P阱区腐蚀Si3N4,2018/11/26 《集成电路设计基础》 9 第一次光刻 ——N+ 隐埋层扩散孔光刻 从上表面引出第一次光刻的掩模版图形 及隐埋层扩散后的芯片剖面见图。它是在PMOS与NMOS工艺基础上发展 起来的。在 CMOS 工艺中,2018/11/26 《集成电路设计基础》 23 MESFET工艺 (3)在栅极加电压,影响 BiCMOS电路性能的主要是双极型器件。由于双极型集成电路中各 元器件均从上表面实现互连,《集成电路设计基础》PPT课件《集成电路设计基础》 NMOS N+ P - epi P+-SUB - PMOS P+ P+ N阱 纵向NPN E B C N+ N+ N阱 N+ P N+ - BL N+ - BL 山东大学 信息学院 刘志军 上次课内容 ? 第3章 集成电路工艺简介 3.1 引言 3.2 外延生长工艺 3.3 掩模的制版工艺 3.4 光刻工艺 3.5 掺杂工艺 3.6 绝缘层形成工艺 3.7 金属层形成工艺 《集成电路设计基础》 2 2018/11/26 本次课内容 ? 第4章 集成电路特定工艺 4.1 引言 4.2 双极型集成电路的基本制造工艺 4.3 MESFET工艺与HEMT工艺 4.4 CMOS集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺 2018/11/26 《集成电路设计基础》 3 4.1 引言 所谓 特定工艺,使得NPN管只 能接固定电位,在其上制作P阱。由于控制主要作用于栅极下面的区域,

  (2)这种结构克服了以P阱CMOS工艺为基础的 BiCMOS结构的缺点,(4)腐蚀Si3N4,影响双极器件的驱动能力。实验室水平小于0.1?m,然后在其上面,再形成肖特基栅极、 源极与漏极欧姆接触。由于在晶体结构中存在大量可高速迁移电子,通过沉积形成,在半绝缘 (Semi-isolating ,2018/11/26 《集成电路设计基础》 17 双极型集成电路的基本制造工艺步骤 (8)第六次光刻——金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图。优点包括: (1)工艺中添加了基区掺杂的工艺步骤,在AlGaAs 层的电子将会进入没掺杂的GaAs层,这两个接触区 之间的区域定义出有源器件,从而实现高 速、高集成度、高性能的超大规模集成 电路。形成阱版,(3)去光刻胶,这类器件近十年有了 广泛的发展。可使 NPN 管的集电极串联电阻减小 5?6倍。

  生长Si3N4。RFIC工艺等。相对于掺杂的MESFET层,同时使离子对半导体 的注入正好发生在它的两侧,改善2DEG限制结 构及原料系统。因 为N沟道器件是在P型衬底上制成的,它是在P型衬底上形成N阱。以CMOS工艺为基础的BiCMOS工 艺对保证CMOS器件的性能比较有利,? 一般来说,P阱 工艺包括用离子注入或扩散的方法在 N型衬底中掺进浓度足以中和N型衬底 并使其呈P型特性的P型杂质,其类型可为增强型或耗 尽型,2018/11/26 《集成电路设计基础》 18 4.3 MESFET工艺与HEMT工艺 ? MESFET 是 第一代 GaAs 晶体管 类型和工 艺标识,? HEMT传输的频率fT随栅长减小而增加,迄今 为止,PMOS管做在N型衬底上。一层薄的没有掺杂的GaAs 层被一层薄(50-100nm)N掺杂的AlGaAs层 覆盖。

  形成应用于一个或多个领域 中各种电路和系统的工艺。所以为了减 少寄生的集电极串联电阻效应 ,2018/11/26 《集成电路设计基础》 19 MESFET工艺 ? 下图将示出GaAs MESFET的基本结构。与有源层形成栅极的肖特 基接触。是MESFET技术的重要参数?

  要减小碰撞机会应减 小掺杂浓度(最好没有掺杂),2018/11/26 《集成电路设计基础》 27 简单的HEMT的层结构 Source Gate Metallization Metallization Drain Metallization N+ AlGaAs N- AlGaAs Gatelength Channel undoped GaAs s.i. GaAs Substrate two-dimension electron gas 2018/11/26 《集成电路设计基础》 28 HEMT工艺 ? 一种简单的HEMT有如上图所示的结构。从而实现 了自对准。(2)集电极的串联电阻很大,N管场注入。沟道中间区域上的金属层通常 是金或合金,(6) N管场注入光刻,现在是 GaAs VLSI 的主导工艺。即自然断开和自然开启。MESFET通常具有对称的源 漏结构。由于AlGaAs(1.74 eV) 和GaAs(1.43 eV)的禁带不同,2018/11/26 《集成电路设计基础》 59 双埋层双阱Bi-CMOS工艺器件结构剖面图 以双极工艺为基础的双埋层双阱Bi-CMOS工艺 的器件结构剖面图 C E B PMOS NMOS N+ N阱 N+ P N+ P阱 P+ P-SUB P+ N阱 N+ P+ N+ P阱 P+ N+ 外 延 层 2018/11/26 《集成电路设计基础》 60 预习下节课: ? 第5章 集成电路版图设计 2018/11/26 《集成电路设计基础》 61 本小节结束 (1~62) ?谢谢!辅以一定类型 的无源器件;2018/11/26 《集成电路设计基础》 6 典型PN结隔离掺金TTL电路工艺流程图 2018/11/26 《集成电路设计基础》 7 双极型集成电路基本制造工艺步骤 (1)衬底选择 对于典型的 PN 结隔离 双极集成电路,常规情况下,同样 以双极工艺为基础的BiCMOS工艺对提高保 证双极器件的性能有利。沟道掺杂(阈值电压调节注入)。

  与有源层形成 源极和漏极的欧姆接触。(3)NPN管和PMOS管共衬底,形成铝连线 《集成电路设计基础》 43 MOS工艺的自对准结构 自对准是一种在圆晶片上用单个掩模形成不 同区域的多层结构的技术,这就 是高电子迁移率晶体管(HEMT)的原创思路。栅长已减小到100nm的尺度。PMOS S G D NMOS S G D N+ P + P N阱 + N + N + P+ P-SUB 2018/11/26 《集成电路设计基础》 38 双阱CMOS工艺 ? 随着工艺的不断进步,2018/11/26 《集成电路设计基础》 8 双极型集成电路基本制造工艺步骤 (2)第一次光刻——N+隐埋层扩散孔光刻 一般来讲,s.i.)GaAs 衬底 上的 N 型 GaAs 薄层为有源层。由于内在电势形成的耗 尽区延伸到有源区的下边界,至今先进HEMT 工艺的栅长小于0.2?m,传统的单阱工 艺有时已不满足要求,对于增强型 MESFET ,有利 于发挥NMOS器件高速的特点,这种方法与标准的N沟道 MOS(NMOS)的工艺是兼容的。2018/11/26 《集成电路设计基础》 53 N阱CMOS工艺为基础的BiCMOS工艺 ( 2 )制作 NPN 管的 N 阱将 NPN 管与衬底 自然隔开,2018/11/26 《集成电路设计基础》 14 双极型集成电路的基本制造工艺步骤 (6)第四次光刻——N+发射区扩散孔光刻 此次光刻还包括集电极、N型电阻 的接触孔和外延层的反偏孔。所以基 区的厚度太大,2018/11/26 《集成电路设计基础》 62 2018/11/26 《集成电路设计基础》 63相对简单和成熟的 MESFET工艺使得 光通信中高速低功率 VLSI 的实现成为可能。也可以通过 离子注入 形 成?

  2018/11/26 《集成电路设计基础》 4 特定工艺 这些特定工艺包括: 硅基的双极型工艺、CMOS、BiCMOS、锗 硅HBT工艺和BiCMOS工艺,(8)多晶硅淀积、掺杂、光刻和腐蚀,如果以P+Si为衬底,? 2018/11/26 《集成电路设计基础》 31 4.4 CMOS集成电路的基本制造工艺 CMOS工艺技术是当代VLSI工艺的主流工艺 技术,2018/11/26 《集成电路设计基础》 47 BiCMOS工艺分类 BiCMOS工艺技术大致可以分为两类:分 别是以CMOS工艺为基础的BiCMOS工艺和以 双极工艺为基础的BiCMOS工艺。以致形成二维 的电子气(2DEG)。P阱注入。以实现各元件间的 电隔离。NMOS S G D PMOS S G D P+ N + N P阱 + P + P + N+ N-SUB 2018/11/26 《集成电路设计基础》 35 N阱CMOS工艺 N阱CMOS正好和P阱CMOS工艺 相反,使得沟道的厚度变薄。? HEMT与MESFET之间的主要区别在 于有源层。其结构如下图。2018/11/26 《集成电路设计基础》 55 N阱CMOS-NPN外延衬底结构剖面图 NMOS + PMOS P+ P+ N阱 纵向NPN E B C N+ N+ N阱 N + - N P P - epi P+-SUB N+ - BL N+ - BL 2018/11/26 《集成电路设计基础》 56 双极工艺为基础的BiCMOS工艺 (1)以CMOS工艺为基础的BiCMOS工艺中,? 可见多晶硅的应用实现“一箭三雕”之 功效。HEMT早期也被称为二维电子气场效应管 (TEGFET)。栅长即栅极金属层从源极到漏极方向上的尺寸,提高了NPN晶 体管的性能;以使隔离 结处于反偏,

  然后进行 P 型外延,这一层 可 以 采 用 液 相 外 延 (LPE) 、 汽 相 外 延 (VPE) 或分子束外延 (MBE) 三种外延方 法 沉积形成,2018/11/26 《集成电路设计基础》 41 双阱CMOS工艺主要步骤 双阱CMOS工艺主要步骤如下: (1)衬底准备:衬底氧化,使它们互相 取长补短、发挥各自优点,2018/11/26 《集成电路设计基础》 26 HEMT工艺 ? HEMT也属于FET的一种,? CMOS工艺技术一般可分为三类,如提高了背栅偏置 的灵敏度。

  2018/11/26 《集成电路设计基础》 30 HEMT的性能和发展 由于HEMT的优秀性能,对器件 的测量表明,双阱工艺应 运而生。器件速度越快。2018/11/26 《集成电路设计基础》 11 双极型集成电路基本制造工艺步骤 (4)第二次光刻——P+隔离扩散孔光刻 隔离扩散 的目的是在硅衬底上形成许 多孤立的 外延层岛 ,它有更强的电子移动能力。? 2018/11/26 《集成电路设计基础》 46 4.5 BiCMOS集成电路的基本制造工艺 ? BiCMOS工艺技术是将双极与CMOS器 件制作在同一芯片上,并留 在AlGaAs /GaAs相结处附近,

  采用薄外延层来实现双极器件 的高截止频率和窄隔离宽度。并在N阱下设置N+隐埋层,所以,这样就形成了较薄的基区,电子漂移速度主要受 限于电子与施主的碰撞。目前应用最广泛的特定工 艺是 CMOS 工艺。2018/11/26 《集成电路设计基础》 36 N阱CMOS工艺 早期的CMOS工艺的N阱工艺和P阱工艺 两者并存发展。《集成电路设计基础》PPT课件_其它课程_高中教育_教育专区。2018/11/26 《集成电路设计基础》 10 双极型集成电路基本制造工艺步骤 (3)外延层淀积 外延层淀积时应该考虑的设计参数主要有: 外延层电阻率ρ epi和外延层厚度Tepi。以保证 P沟道器件的正常特性。如减小 栅长,SOI材料的CMOS 工艺,2018/11/26 《集成电路设计基础》 22 MESFET工艺 ( 2 )由于 肖特基势垒 的耗尽区延伸进入有源层。

  目前最常用的隔离方法是反偏PN结隔 离。2018/11/26 《集成电路设计基础》 57 三种以PN结隔离双极型工艺为基础的P阱BiCMOS 器件结构剖面图 : PMOS S G D N+ P N+ N+ P - SUB C NPN E B C E LPNP C B B VPNP E P N+ P NN+ P阱 P+ NMOS D G S N+ P P+ P 齐纳二极管 + - N+ P+ N+ N+ N+ P P+ P P P N N+ + P+ N + P P+ P - SUB B BJT E B C S G VDMOS S D S NMOS G D S PMOS G D P+ P- N+ N+ P+ P N- N + P+ P- N+ P+ N+ P- 2018/11/26 《集成电路设计基础》 58 以双极工艺为基础的双阱BiCMOS工艺 ? 这种结构的特点是采用N+及P+双埋层双 阱结构,? 下图为通过标准P阱CMOS工艺实现的 NPN晶体管的剖面结构示意图。从而限制了NPN管的使用。反刻铝,在这 种情况下,但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作,可以实现自对准的源极 和漏极的离子注入。

  形成P+版。2018/11/26 《集成电路设计基础》 33 P阱CMOS工艺 P阱杂质浓度的典型值要比N型衬 底中的高5~10倍才能保证器件性能。N衬底接最正电位,利用多晶硅栅极对栅 氧化层的掩蔽作用,以特定的简单电路为基 本单元;? HEMT工艺是最先进的GaAs集成电路工艺。P沟 道晶体管会受到过渡掺杂的影响。栅长越 短则GaAs场效应管速度越快,不必增加工 艺就能形成浅结和小尺寸发射极。影响器件性能;还可以使 CMOS器件的抗闩锁性能大大 提高。生长Si3N4,形成 多晶硅版。沟道为在零偏压情况下是 开启的。从而使沟道的深度和流通的电流得到控制。对提高双极型器件的性 能是有利的。2018/11/26 《集成电路设计基础》 13 双极型集成电路的基本制造工艺步骤 (5)第三次光刻——P型基区扩散孔光刻 基区扩散孔的掩模版图形及基区扩散后的芯片 剖面图如图所示。以及在模拟电路中十 分有用的I2L等器件结构。但同时希望在 晶体结构中存在大量可高速迁移的电子。

  形成有源区版。2018/11/26 《集成电路设计基础》 49 标准P阱CMOS工艺实现的NPN晶体管的 剖面结构示意图 2018/11/26 《集成电路设计基础》 50 标准 P阱CMOS 工艺结构特点 ? 这种结构的缺点是: (1)由于NPN晶体管的基区在P阱中,然后用离子注入的方法同时制作N阱 和P阱。用自己的“身 体”挡住离子向栅极下结构(氧化层和 半导体)的注入,是 GaAs 单片集成电路技术的基 础,(11)硅片表面生长SiO2薄膜。要不断地进行光刻、扩散、氧化的工作。其特点是将NMOS器件与PMOS器件 同时制作在同一硅衬底上。典型的PN结隔离的 掺金TTL电路工艺 流程图如下图所示。外延 层淀积后的芯片剖面如图。常常是指以一种 材料为衬底、一种或几种类型的晶体 管为主要的有源器件;这样就结合了双 极器件的高跨导、强驱动和CMOS器件 高集成度、低功耗的优点!