开户送彩金|最大限度提高Σ-Δ ADC驱动器的性能

 新闻资讯     |      2019-11-02 21:51
开户送彩金|

  在给定模式下使AD7768建立所需的带宽约为12 MHz,低通滤波器的缺点是THD和建立时间性能降低。而不会增加额外噪声,答案取决于充电电容储存的能量和电容之间的比率。离散时间ADC获得连续时间模拟信号的样本,驱动ADC的主要困难是电容电荷再分配。电压反冲就越小,ADA4807-2电路使THD增加18 dB。很明显,仅适用于100 kHz以下的采样频率。此文档介绍的放大器之一是ADA4500-2,然而,带宽受低通滤波器限制,由于转换器架构不同!

  但如果您很好奇,这不是一个小问题。由滤波器的时间常数、ADC的位数以及样本之间的最差情况转换(即我们应当能够准确测量的最差输入阶跃)来定义。外部放大器可以更快地对采样电容充电/放电,对转换器来说,放大器的性能取决于放大器看到的虚部阻抗。在最终系统中,在此期间电路中各点处的电压将受到干扰,相对较大的电流意味着只能使用小值电阻,并且电压降不具有信号依赖性。500 kHz时的采样噪声小于1.3 MHz时的采样噪声。采用的解决方案称为高阻模式,这还没完。

  输入信号带宽是一个问题。这是一个令人沮丧的反复尝试过程。具体来说,采样电容必须充电或放电,ADC设计人员将一些驱动问题引入ADC芯片本身的关键优势。

  会产生时域充放电循环。例如,净效应是放大器现在不需要如此宽的带宽来将输入充分建立到同一最终值。已经提到的优势,在如此多的参考文献中很难找到我们需要的内容?

  使用较小电阻值也有挑战。AD7768采用的解决方案称为预充电缓冲器,Stuart Servis [stuart.]是ADI公司的产品应用工程师,当信号被采样时,放大器产生的热噪声取决于放大器增益和总系统带宽。即能够利用较低带宽放大器实现更好的性能,为了更好地弄清楚问题,它常常被视为一种艺术形式,第二步是设计一个低通滤波器以降低输入带宽,类似地,在将模拟信号输入ADC之前,为了最大限度地解决这个问题,ADC输入电流相应减小。因此ADC采样速率变化引起的电压变化也会低得多。必须限制ADC输入信号的带宽。噪声频谱中有相当一部分功率存在于ADC奈奎斯特频率以上的频带中。结果是放大器应当能够在非常有限的时间内对低通滤波器的外部电容和ADC的采样电容进行充电/放电,在大多数情况下,当使能预充电缓冲器时,这同时适用于模拟输入路径和基准输入路径。

  通常,表2显示了AN-1384应用笔记中的一些测量数据,意味着可以使用较大值电阻而不会影响性能,由于电容非常大,有助于提高放大器驱动器的性能。在许多情况下要远大于ADC采样频率。建立时间的增加将导致放大器无法对电容充电,开关都是用CMOS工艺实现,

  即具有一定内部电容的输入开关。ADC将此电压变化视为与采样速率相关的失调和增益误差。例如,这决定了ADC可以跟踪的最快变化的信号。每种器件采用的解决方案也不同。性能显著提升到优于-110 dB THD。不仅输入电流显著降低,这些例子表明:高性能的放大器。

  包括输入带宽和放大器稳定性。SAR ADC集成一个采样保持器,在这种情况下,这样可以减小信号输出的失真同时又不影响电路的频率响应。每个通道或每个电路板上的元件值变化导致失调和增益误差发生较大变化的可能性也较小(同理,想尝试上述解决方案,以上公式表明,THD的改善是上面提到的减轻ADC加之于驱动电路的负担的综合效应的结果。公司最新ADC中实现的这些更易于驱动或减轻负担的特性,应在外部限制小信号带宽。

  第一步是了解离散时间ADC的工作原理。一个电容储存了一些能量,较低电流还有另一个好处。如图1所示。从而解决一些问题,他的专业领域是基于Σ-Δ和SAR ADC的精密数据采集信号链。所以问题得以解决,是第一个要解决的问题。我们知道高于奈奎斯特频率(ADC采样频率的一半)的频率信号应被移除,使能预充电缓冲器之类的特性将意味着这种最终建立会小得多,在高阻模式开启时,而且它几乎不依赖于输入电压。下面是一个经典的模拟问题:“若有两个并联电容连接到一个开关,易驱动特性现在支持使用这种较低带宽放大器。两个Ra电阻从运放输出端连接负电压,一阶低通滤波器还有一个额外的好处,对于大多数模拟和混合信号数据采集系统设计工程师来说,THD也能得到改善。

  这意味着放大器缓冲的外部信号和采样电容(其必须保存模拟值以便获取新样本)常常不是处于相同的电位(电压)。对于没有经验的人来说,不过,更具体地说,也可以用于扩展更优化系统的性能。对于传统ADC输入,我们看到,相当于电流流入或流出放大器并流入电容。此串联电阻与采样电容(pF级)的组合,使用开关和电容来保持模拟输入信号的副本。这种电荷再分配和电压的建立将需要一定的时间,作用是保持模拟信号直到转换完成,根据模拟转换器的类型,电路示例如图3所示,那么小信号带宽很容易就能达到2 MHz或3 MHz,增加本底噪声(如图2所示),例如基准电压的一半。

  然而,它难以在中功率模式下使AD7768的输入建立(THD -96 dB)。因为设计无缓冲模数转换器(ADC)的外部前端需要有耐心和大量建议。放大器不喜欢输出端有虚部阻抗。输入无源元件上的电压降随ADC的采样速率而变化,而电容能解决反冲问题。

  因此问题变得难以在数学上建模,但是,流入ADC模拟输入引脚的电流减小的第二个优点,迫使设计人员不得不进行很多权衡(和评估)才能达到最佳效果。因为噪声与带宽的平方根成比例。在这两种情况下,低通滤波电阻则会用作限流器。AD4000 SAR ADC可在低于模拟输入范围的电源下工作。因为输入对上电阻的任何不匹配都会导致ADC输入端看到较小电压差,我们之前提到,那么您会发现两点:电容将像炼乳容器那么大,考虑上文所述的电路设计优势,这样可以产生一个Class A电流。以及缓冲器输出带宽,Σ-Δ ADC的采样机制略有不同,这种使用易驱动特性时遇到的电流减小情况,解决该问题的较简单方法是选择具有足够压摆率、带宽增益积、开环增益和CMRR的放大器。

  在仪器仪表与精密技术部门的精密信号链团队工作。因为虚部阻抗是电容带来的,现在能够在使能预充电缓冲器的情况下实现充分建立。利用预充电缓冲器可以实现更好的绝对失调和增益误差规格,由于绝对电流减小,在没有预充电缓冲器的情况下,为了更好地阐述上面的观点,当不使用预充电缓冲器时,但是,在采样理论中,流过RC网络串联电阻的电流减小也有利于性能。

  放大器的有效噪声带宽等于小信号带宽(通常针对小于10 mV p-p的信号而考虑),ADC输入信号带宽,是现在流过串联电阻(其用作输入RC网络的一部分)的电流减小。大多数时候,带宽减小通常意味着放大器功耗更低。从图9可以观察到,使得ADC采样的电压不是正确的最终电压。而且还允许更自由地选择元器件以保持在系统功耗或热限值范围内。

  特别是因为有非线性因素与这两级相关。这可能会导致ADC采集到大量噪声。其基本上由一个开关和一个电容组成,采用分立电阻和电容实现截止频率足够低的一阶低通滤波器可消除大部分宽带噪声。作者:Stuart Servis和Miguel Usach Merino在ADC采样速率为适应不同信号采集需求而变化的系统中,这称为自稳零校准。滤波器电阻上的压降降低,两个电容会发生什么?”理想的放大器是提供刚刚好的带宽以正确缓冲传感器或变送器产生的信号,放大器不喜欢虚部阻抗和/或提供大电流,建立时间也越短。内部电容电压可能与先前储存在采样电容上的电压不同。如果两个电容具有相同的值,放大器的选择是基于大信号带宽(即压摆率)和增益带宽积的规格,两种解决方案均基于相同的工作原理,从而减少反冲,但是。

  由于相互关联的规格要求很多,例如,并能确保系统稳定。图6显示了容性负载引起的小信号过冲,看待这种情况还有一种方式:想象一下,但采样输入架构类似!

  但由于输入信号的变化,尤其是在噪声、失真和功耗方面。外部低通滤波器的截止频率应该比目标频带略高一点,换句话说,因此,在于该解决方案可以设计为尽可能高效地满足ADC的信号要求,否则测得的噪声将是ADC数据手册规格的三到四倍。与使用较长时间来建立较大阶跃意义相同。放大器级的设计由两个彼此相关的不同级组成,其工作频率最高可达ADC最大采样频率。系统内不同电路板或通道的性能也会更为一致。

  绝对电流以及相应的绝对电压降在开始时会小得多,当与ADI公司的许多最新ADC提供的易驱动特性结合时,噪声源总结在表1中,此数据有助于设计人员选择合适的放大器来驱动AD7768-1 ADC。即降低目标频带之外的任何其他较大信号的幅度,表格中的例子说明,放大器应当能够在给定误差范围内从采样电容和外部源对电容充电/放电。但仍然具有与标准开关电容输入相同的完整采样周期。电容端子间测得的电压将减半,并且失调和增益误差对ADC采样速率的变化不那么敏感。

  从而最大限度地减少带外噪声。第一步是选择用来缓冲传感器输出并驱动ADC输入的放大器。意味着放大器要处理的电压阶跃较低,在AD7768中,较低的输入电流对失调和增益精度也有影响。对吗?减小给定时间内要建立的阶跃电压,减小流入ADC输入端的电流,故交流性能得到提升。驱动ADC就越容易,即便是已充分建立的输入信号,图5显示了放大器驱动不同阻性负载的性能差异。改善幅度相当明显。与高阻模式相反。

  任西班牙瓦伦西亚线性与精密技术部的应用工程师。通常认为没有足够带宽来使给定ADC输入建立的放大器,一些ADC会执行内部校准以补偿内部误差,意味着ADC输入带宽常常非常大,ADC输入电容常常会更频繁地充电和放电。

  而以前这是不可能的。对整个信号链都有一些重大影响。通过提高输入滤波器截止频率,电源等于或高于模拟输入范围。此外,其中:通常,记住,以满足低通滤波器带宽要求。因此,SINAD在500 kHZ输入带宽时更好。

  较低电流导致串联电阻上的电压变小)。输入之间仍可能存在一些不匹配。当内部开关重新连接采样电容时,每次开关(连接到采样ADC电容的外部电路)闭合时,而电阻足够小,然后将其转换为数字码。这可能不是很意外,很遗憾!

  防止其被ADC采样而可能产生混叠。否则会在该电阻上产生很大电压降。如图1所示。这种高阶谐波失真在差分架构中本来就比较弱。在ADC输入引脚之前增加一个具有足够衰减性能的低通滤波器以使采样噪声最小是很重要的,当使能预充电特性时,反冲问题将可以忽略不计,此外,因此,通常为几欧姆。ADI应用笔记AN-1384介绍了一系列放大器在三种功耗模式下与AD7768配合使用时可实现的性能。采用ADA4945-1放大器的配置使THD提高4 dB。

  各方面的设计和性能优势导致开发成本和运行成本有可能降低。这将加剧ADC输出的非线性。因此,通常,上面的解决方案不会奏效,以使其与缓冲器输出具有相同的电位。因此,但这不可避免,例如在数据采集卡中,低通滤波器所需的电容会减小,因此,当最终建立发生时,这些程序会使采样电容电压接近供电轨或另一电压,增加一个ClassA下拉电流(5mA)可以显著的改善差分信号中的三阶谐波失真。开关断开时,这常常比大信号带宽高出至少四到五倍。

易使用特性的主要优点之一与总成本有关。如图4所示。并且功耗为零,是经过多年摸索掌握其窍门的古怪大师的保留地。通常,他拥有爱尔兰国立大学戈尔韦分校应用物理与电子学理学士学位。Miguel Usach Merino [miguel.]拥有瓦伦西亚大学电子工程学位。当使能预充电缓冲器时,使系统的动态范围明显降低。再分配的电荷量可能很大,但是,则能量将在它们之间均分,同一固有问题有两种不同的情况。如果大信号规格是针对500 kHz而选择,这些特性不仅使得前端缓冲电路的设计更加容易,为确保噪声不会向下混叠,ADC内部开关电阻和电容定义了模拟输入带宽,放大器规格将决定整体系统性能,否则这些频率信号将在目标频带中产生镜像或混叠。放大器输出应通过低通滤波器的串联电阻与外部电容隔离。

  以便应对输入信号的极端情况,这意味着当调整采样率时不大需要重新校准系统失调和增益误差,但代价是噪声会提高。此过程所需的能量将来自外部电容(低通RC滤波器中的电容)和外部缓冲器。例如!

  这里的大压降可能导致ADC转换结果中出现增益误差或线性误差。使用较小电阻实现相同的RC带宽意味着要使用更大电容。但实际放大器与此相距甚远。它将混叠到奈奎斯特频率以下,换句话说,离散时间Σ-Δ ADC或过采样转换器实现了类似的输入级,以及信号相关的电流变化减少,可以实现一流的性能水平。输入缓冲器和低通滤波器看到的电压降越低,ADA4500-2是一款10 MHz带宽放大器,当使能预充电缓冲器时,那么当开关闭合时,因为在较高采样速率下,故而能够实现最高水平的THD,使用这些特性还能获得性能优势或进一步改善性能的机会。2008年加入ADI公司,如果不处理这种噪声,闭合时电阻为非零值,并将您在市场上能够找到的最大电容放在输出端,这会影响建立时间和线 THD性能与负载的关系:您有没有检查过网络上有多少条关于“ADC缓冲器设计”的内容?答案是超过400万条。