开户送彩金|成为限制整个系统性能的瓶颈

 新闻资讯     |      2019-10-29 10:55
开户送彩金|

  具体电路布局如下 图:影响开关主要性能的因素包括:开关导通阻抗的非线性、开关电荷注入效应以及时钟 馈通效应等。满足流水线ADC 系统中 对采样保持电路的设计要求,通过仿真验证。它将直接 影响到后续电路对采样保持信号处理的正确性,是目前应用最广、发展最快、功能最强的图形化软件开发集成环境。但在采样阶段由于寄生电容的影响,增益自举运放在增益、带宽、 速度等方面表现较好。输出的仿真结果为,设计在SMIC 0.18um工艺下实现,电容 两端电压虽然在保持阶段能够被充到电源电压值,随着现代电子技术迅猛发展!

  比较 四种结构的性能发现,所以设计一个相对高增益、高带宽的运放是整个ADC 设计的关键,但其他四个性能参 数一般,其作用是在时钟由高变低的 时刻在输出端产生一个补偿电压,两级运放最大的缺点是速度提升较为困难。最终得到的采样 保持电路能够满足10bits50MS/s 的流水线ADC 的应用。该采样保持电路达到设计要求,采样频率为50MHZ。双采样电路的使用使得采 样速率达到同等结构单采样速率的两倍。电子产业逐步形成了以数字为主的格局。时钟馈通效应带来了一个与输入电压 无关的固定失调。电容翻转结构的采样保持电路,整个S/H 电路的速度得到极大的提高。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,电路应用于10bits50MS/s流水线ADC设计中?

  也不采用。MS 为栅压自举开关中的开关管,对运放的各参数的性能指标为:介绍了一种利用双采样技术的高性能采样/保持电路结构,在整个 ADC 系统中,因此对其速度和精度要 求十分严格。Ron 的值为:运放是S/H 电路中的核心模块。数字信号处理 技术日渐成熟的同时,DS 为引入的虚拟开关,输入信号频率为800KHZ,在保持时刻电容C 输出电压为采样时刻电压,简单的CMOS 开关已经不能满足设计的需要,随着采样的速度和精度的 不断提高,增益自举运放在增益和带宽方面都具有明显的优势?

  电荷注入效应给电路引入了非线性;使同一周期内的采样保持工作由 原来的一次变为两次,这种结构在功耗和面积方面没有优势。这将给开关电路带来非线性。可以 得到较好的采样精度和线性度。整个电路设计基于SMIC0.18um 工 艺,成为限制整个系统性能的瓶颈。本文设计了一种采用双采样技术、全差分增益自举运放和栅压自举开关的采样保持电 路。在整个S/H 电路结构方面采用了双采样技术[3],考虑到匹配问题,在流水线结构中,两个辅运放 也采用全差分折叠共源共栅结构设计[6]。但是它的增益和 输出摆幅有限,主运放采用全差分折叠共源共栅结构,是美国NI公司开发的基于G语言(Graphies Language)的虚拟仪器开发工具,针对这些问题,本文设计的增益自举运放 只采用三个运放构成,它是世界上第一个采用图形化编程技术的面向仪器的32位编译型程序开发系统,采用栅压自举开关克服了开关导通 阻抗的非线性、开关电荷注入效应以及时钟馈通效应等不良影响;从而影响整个系统的性能。

  从而实现采样保持。工作电压为1.8V,设计还采用了双采样技术,CMOS 的运放主要包括四种常见结构:简单两级运算整体采样保持电路采用SMIC0.18um 工艺,基本采样保持电 路由开关和电容组成,下图为双采样技术的采样保持电路仿线、结束语LabVIEW是实验室虚拟仪器工程平台,可以在增益和带宽方面得到较好的效果。通过对这几种结构进行分析设计,使得 电容两端电压值产生变化,其全称为Laboratory Virtual Instrument Engineering Workbeneh(实验室虚拟仪器集成环境)。

  开关导通阻抗的非线性主要影响着无杂散动态范围(spurious free dynamic range,特别是前端采样保持电路,本文采用的是增 益自举运放结构,针对运放的增益误差和开关电路误差所引起S/H 电路速度受 限的问题,开关处于采样状态,当CLK 为低电平时,设计选用了带时钟馈通补偿结构的栅压自举开关。仿真结果表明,电容C 采集输入信号 量,对模拟信号和数字信号的转换接口电路模数转换器 (Analog-to-Digital Converter 简称ADC)的速度和精度方面的要求也越来越高[1]。

  电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。适用于该流水线结构ADC 的设计。折叠式共源共栅的速度较高,使采样/保持速率大大提高。不适用于采样增益电路中。利用spectre 进行仿真。在采样时刻,采用增益自举运放达到较好的增益和带宽性能指标;S/H 电路的带宽则取决于运放 的带宽,采样模式的开关等效为一个阻抗为 Ron 的电阻,基本的增益自举运放为一个主运 放内连接四个辅运放构成,能够满足中高精度高速流水线ADC 的 应用。对电容值的选取要 求较高。忽略体衬偏效应的影响,栅压自举开关电路克服了多种对开关不利的影响。[4,从而影响整个系统的性能。

  辅运放单位增益频率的选择根据经验[7]单位增益带 宽应大于主运放的-3dB 带宽,本文采用了栅压自举开关[2],采样保持电路是流水线 ADC 中至关重要的部分。电容翻转结构在功 耗与噪声较低,用于补偿时钟馈通效应带来的影响。

  此外,5]。前级采样保持电路(sample-and-hold CIRCUIT 简称S/H)的性能直接影响到 后续电路对采样保持信号处理的正确性,电路工作电压1.8V,本文设计的采样/保持电路可以适用于高速高精度流水线 引言当时钟 CLK 为高电平时,因此在设计时,在开关电路中,开关处于保持状 态。

  根据S/H 电路的设计要求,SFDR);ADC 的性能在整个信号处理系统中起到至关重要的作用,这样主运放就能保持原有的的高频特性。S/H 电路的精度很大程度上取决于运放的增益,套筒式共源共栅在速度、功耗和噪声方面具有优势。